昨天做梦，梦里头完整的论证了在RTOS【实时系统】下，如何做数据收发和处理低流程。
又想到很多人其实应该对数据收发的流程并不是那么的清晰，所以就抛了个问题给大家：

给你们提个问题，打开串口收发功能以后【假设不打开中断和DMA】，上位机发送一帧的数据，但程序里没有及时读取，这个数据是否会丢失

我目前还没有实际测试，但可以从理论的角度展开聊聊。【之后如果实际测试完会发布测试截图和结果】

众所周知，数据收发的流程【即I/O, input/output】总共有3种方式，分别为：软件轮询方式、中断方式、DMA方式。【建议大家可以去了解一下《计算机组成原理》】。
刚入门的新手玩家经常使用软件轮询的方式。但不得不吐槽，这种方式各种意义上对单片机来说都是相当糟糕的选择。以串口为例，上位机发数据的时机是随机的，而在MCU运行的时候，不可能只执行轮询读取，势必是有其他任务代码在执行的。倘若在上位机发送数据的时候，MCU在执行其他代码段，那一定是会丢失相当多数据。且对于任何的处理器来说，IO的效率一定是最低的。处理IO的过程中，意味着处理机的出于阻塞状态【关于阻塞的概念，建议百度一下】，命名能用于做高效运算的大量运算单元闲置，只为了等待和处理IO数据这两部分。
于是，有了中断处理这个方式，即ISR模式。在MCU收到数据后，硬件置位产生硬件中断，开始执行中断服务程序。这样就避免了IO等待的过程，中断服务程序只需要进行数据处理即可。但ISR并没有解决上文所说的“高效运算的大量运算单元闲置，等待和处理IO数据”中，处理IO的低效问题。【事实上，IO处理过程很大一块只不过是把数据寄存器的数据存入用户设定的缓冲buffer中】
所以，对于MCU来说，最终的解决方案就是DMA模式。DMA可以不阻塞或打断处理器的任务，通过DMA通道将数据转发至某个内存区域。在DMA转发完成后，可置位中断标志位。这样就很大程度上提高了处理器的效率。

但问题来了，轮询会丢失数据的话，是所有数据都丢失吗？没有轮询的期间，硬件通信接口发生了什么？

这是数据寄存器。根据数据手册的说明【希望排版没问题】

位31:9 保留位，硬件强制为0
DR[8:0]：数据值 (Data value)
包含了发送或接收的数据。由于它是由两个寄存器组成的，一个给发送用(TDR)，一个给接收
用(RDR)，该寄存器兼具读和写的功能。TDR寄存器提供了内部总线和输出移位寄存器之间的
并行接口(参见图248)。RDR寄存器提供了输入移位寄存器和内部总线之间的并行接口。
当使能校验位(USART_CR1中PCE位被置位)进行发送时，写到MSB的值(根据数据的长度不
同，MSB是第7位或者第8位)会被后来的校验位该取代。
当使能校验位进行接收时，读到的MSB位是接收到的校验位。

可见，STM32的UART有9位的数据寄存器。当上位机发送数据的时候，由于MCU使能了串口接收和发送，因此硬件会自动将一帧数据存储于数据寄存器当中。但由于数据寄存器只能保存一帧的数据，因此面临大量数据，且未即使读取时，会产生数据丢失的情况。但是一帧数据不会丢失。

有人可能会疑惑为什么数据接收不是由软件控制的。我觉得不如问数据接收为什么不是硬件控制的。
不管是AVR单片机还是STM32寄存器控制的轮询方式，应该有一个共同的过程：
当读数据寄存器非空时，读取数据至缓存当中

while (USART1->SR&(1<<5)) { res=USART1->DR; data_buffer[i++] = res; }
实际查询了USART1->SR寄存器RXNE位。可对比正点原子串口实验的寄存器版本，但由于正点原子采用了中断方式，所以和轮询的实现方式有所出入【即while和if的区别】

根据数据手册，RXNE位（属于USART_SR寄存器）代表读数据寄存器非空 (Read data register not empty)

这就意味着是MCU的DR数据寄存器先得到了数据，才将RXNE位置位，告诉用户收到了数据。也正因为如此，我们也直接从DR寄存器读取数据，没有那些花里胡哨的“软件控制接受数据”。
始终要强调的是，DR数据寄存器只能存储一帧的数据，并不是我们所理解的缓冲池buffer，真正的buffer是由用户自己提供，在轮询或者中断模式下，通过处理器主动将数据存储于buffer。毕竟缓冲池是池，只能存储一帧数据的DR怎么说都不是缓冲池。

文章中关于中断和DMA，以及RTOS的部分不是本文的重点，故此文并不打算展开继续讨论。
如有疑问或错误，欢迎指出